Skip to main content

xgpu 指令集参考手册

文档标识 Document IDXGPU-ISA-REF-zh
产品 Productxgpu shader 核心
版本 Version1.0(ISA v0.1 + 勘误 v0.1.1/v0.1.2)
日期 Date2026-09-25
分类 Classification对外发布 / Public

指令共 919 条:837 条已实现语义(第 6 章)+ 82 条 tex/gfx 显式 unsupported(第 7 章)。

读者与范围 Audience and Scope​

面向 ISA 仿真器、编译器后端、RTL 实现与驱动/固件工程师。范围:指令编码、寄存器模型、数据类型与浮点行为、陷阱语义、逐族指令参考、ABI。不含:微架构(流水线时序仅给延迟参考)、命令流与描述符、MMU 页表。

术语与缩写 Terminology and Abbreviations​

缩写含义
VALU/SALU向量/标量(uniform)算术单元
EXECwarp 执行掩码寄存器
lanewarp 内的单个 SIMD 通道
uniformwarp 级共享的标量寄存器 u0-u63
fflags浮点异常标志(CSR fflags)
trapcause陷阱原因编码(见 5.2)
RM浮点舍入模式(MODE.rm,见 4.1)
waitcnt异步操作未完成计数(load/SFU 等)
X/H跨 lane / 半宽操作数格式

约定 Conventions​

  • 寄存器与字段均为小端;位区间记 [msb:lsb]。
  • 除非另有说明,CSR 复位值为 0,访问性见表 3.x。
  • 语义记法:d 目的、s1/s2/s3 源操作数;<s/<u 有符号/无符号比较;<</>> 移位。
  • “陷阱”均指第 5 章定义的精确陷阱;“标志”指按 MODE 控制置位的整数条件标志。
  • 延迟为发射到结果可用的标称周期数,微架构实现允许不同,但不得违反 waitcnt 契约。